高阻态：既不是高电平也不是低电平，如果高阻态再输入下一级电路的话，对下级电路无任何影响，和没接一样，如果用万用表测的话有可能是高电平也有可能是，随它后面接的东西定的。

三态输出门电路（TS（Three-state output Gate）门）

上图为三态门输出门电路的原理图。在图中，如果将虚线方框内的两个反相器和一个二极管剪掉，剩下的部分就是典型的TTL与非门电路。

所谓三态是指输出端而言。普通的TTL与非门其输出极的两个晶体管T₄、T₅始终保持一个导通，另一个截止的推拉状态。T₄导通，T₅截止，输出高电平Y=1；T₄截止，T₅导通，输出低电平，Y=0。三态门除了上述两种状态外，又出现了T₄、T₅同时截止的第三种状态。因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（v_cc）阻抗无穷大。因此这第三种状态也称高阻状态。